基于凌华科技与System Generator的GPS快速捕获算法的实现与验证(2)

2.2 频域捕获的步骤

伪码并行FFT算法的具体过程如下：

(1) 中频信号采样后经数字下变频，交给FFT模块。其中I、Q两支路分别为实部和虚部进行复数FFT运算。
(2) 在FFT单元中，对进来的数据做分段处理，分段的长度L决定一次并行运算的长度，与捕获概率、捕获时间有很大的关系。
(3) 对本地产生的扩频码进行FFT运算，并取其复共轭。
(4) 把数据段和地址段的FFT结果相乘，然后进行IFFT运算。
(5) 对IFFT的结果取模值，存储结果。
对结果进行捕获判决，找出累加后一帧中最大点与设定的门限比较，如果高于门限值，进行一次捕获检验，确定是真的捕获后交与后面跟踪支路。

2.3 频域捕获运算量分析

由于FFT算法的使用，使得相对时域的搜索算法相比，运算量大幅下降。以码长为1023讨论，对一路的接收信号序列x(n)和本地信号序列y(n)的相关函数在时域的表达式为：

在频域计算1023个相关函数值所需的乘法运算次数缩减为在时域运算的1.57%，所需要的加法运算次数缩减为在时域运算的2.94%。可见该算法对运算量有明显的减少。

三、算法实现与实验验证

本文中的导航信号来源于安捷伦4438C信号模拟器，射频前端采用SiGe公司的SE4150芯片，数据采集采用ADLINK公司的PCI-9846H高速高分辨率数字化仪，该数字化仪具有4通道，16bit量化和40MSps的数据采集能力，板载512MHz的SDRAM，采集后将数据通过PCI存储dat格式文件到计算机中，完全满足实验需求。数字处理平台选用的是国防科技大学空间仪器研究中心开发的通用软件无线电(SDR)开发平台。

软件平台是Xilinx公司的System Generator，其特点是可以通过Simulink在高层实现硬件编程。System Generator是Xilinx公司的系统级建模工具，在很多方面扩展了MathWorks公司的Simulink平台，提供了适合硬件设计的数字信号处理(DSP)建模环境，加速、简化了FPGA的DSP系统级硬件设计。目前，基于System Generator的设计方法已在复杂系统实现中展现出强大的潜能。System Generator 在DSP工程师和FPGA工程师之间架起了一座桥梁，使得它在两个领域都得到广泛应用。对于DSP工程师来说，通过Simulink的设计，System Generator即可自动完成硬件比特流的产生，而不需要了解比特流的产生细节。对于FPGA工程师来说，System Generator并没替代HDL的实现方式，而是简化了繁琐的编程过程，让设计者把精力放在系统的关键模块上。

3.1 系统设计

如果一个系统的所有模块在System Generator模块库中能找到，那么使用System Generator实现整个系统设计将非常方便。用户只需要点击Generator按钮即可产生所需要的所有文件，这些文件包括以下几个。

(1) 该设计的全部HDL代码。
(2) Clock Wrapper，包括系统时钟和Clock Enable信号的产生。
(3) Testbench，用于ISE下仿真测试文件，可以对比Simulink下的仿真结果。
(4) 工程脚本文件，允许不同综合工具（比如XST和Synplify）操作System Generator产生的HDL代码。
(5) 其他文件，ISE通过这些文件使用System Generator产生的代码。
使用System Generator进行FPGA开发的主要流程如图3所示。

3.2 硬件开发平台

国防科技大学空间仪器工程研究中心的通用软件无线电(SDR)开发平台，采用Xilinx公司的Virtex-4系列的XC4VFX60FF1148这款FPGA芯片和TI公司的TMS320C6455-1G这款DSP芯片作为主处理器。图4及为SDR平台。此外，此开发平台上还集成了

(1) AD9287，四通道，8比特量化串行输出，A/D转换器。
(2) AD9432，单通道，12比特量化并行输出，A/D转换器。
(3) AD9777，二通道，16比特并行输入，D/A转换器。
(4) VME总线模块，RS232模块。
(5) 外扩SpiFlash，总容量64Mbit。

本设计方案采用了FPGA芯片作为处理器芯片，其内部资源如表1所示，可以看出此款FPGA芯片资源丰富，为基于FFT的快速捕获算法的实现提供了很好的条件。

3.3 实验结果

设置模拟器输出GPS 4号卫星导航信号，SNR=-19dB，多普勒频偏+1kHz；ADLINK新建任务，设置ch0为工作通道，生成dat文件存储到本地计算机，40MHz的采样速率采集大于1s时长。